HBM 最底下一层改由台积电代工：三星首次外包 base die，良率 90% 对 60%

报道的核心有两条：英伟达要求三家存储供应商务必用台积电 3nm 做 NVHBM 的 base die；核心裸片统一到 1c 工艺。三星设备解决方案部门在内部审议后接受，这是它首次在 HBM 制造环节与台积电合作。

事实状态要先说清。英伟达、三星、SK 海力士、美光与台积电均未就此事公开发布确认，报道本身来自消息人士。可交叉印证的部分是美光的表态：它已确认将 HBM4E 与 NVHBM 的 base die交由台积电代工，目标 2027 年量产。

所以这条新闻的读法是「方向已定、细节待证」。三家是否全部照此执行、产能如何分配、价格怎么谈，目前都还没有公开口径。

一颗 HBM 堆栈由两类硅片构成：上面叠着的是存储数据的 DRAM 核心裸片，最下面那块是 base die，负责与处理器之间的数据往来。在 HBM 的前几代里，base die 更接近一颗接口芯片，逻辑并不复杂，存储厂自己做最省事。

HBM4 把这个前提改了。接口位宽从 1024 位翻倍到 2048 位，通道数增至 32 个，base die 要承担的控制与接口逻辑随之大幅增加。到了英伟达 8 月发布的 NVHBM，变化更进一步：原本放在 GPU（英伟达称 XPU）内部的内存控制器，被搬进了 base die。

英伟达给出的设计目标是：单堆栈带宽较标准 HBM4E 提升最高 30%，HBM 功耗降低最高 15%，XPU 计算裸片可腾出最高 25% 的面积。这些是设计层面的标称值，尚无量产实测数据背书。

逻辑变重，工艺节点就成了硬约束。一颗要集成内存控制器与物理层接口的裸片，用成熟一些的节点去做，面积、功耗与频率都得让步。台积电于是从封装环节的配合方，变成制造环节的参与方。

英伟达提出统一工艺，公开的理由是标准化。三家供应商各用各的工艺做 base die，同一份设计在不同封装上的表现会有细微差别，每一家都要单独跑一轮验证，性能波动与验证工作量都压在定义设计的一方。

统一之后，三家存储厂的产出更接近可互换的供给。这对采购方有两层好处：验证只做一次；某家产能吃紧时，订单更容易在供应商之间调配。HBM 长期是加速器出货的瓶颈件，能调配本身就是议价能力。

代价落在存储厂这一侧。过去「DRAM、逻辑裸片、堆叠封装全在自己厂内」是一站式方案的说服力所在，如今这一层被拆出去，卖点少了一条。三星保留着标准 HBM 与面向其他客户的定制线，被拆开的只是英伟达这一条。

报道援引业内估算：台积电 3nm 良率在 90% 以上，三星晶圆代工对标的 2nm 工艺 SF2 约 60%。这两个数是行业估计，不是官方披露，但差距的方向与量级足以解释采购方的选择。

HBM 的损失结构是不对称的。核心裸片要一层层堆叠，再与 base die 键合；一颗失效的 base die 压在最底下，报废掉的不只是这颗裸片，还有它上面那一整叠昂贵的 DRAM，以及已经投入的封装工时。良率差三十个百分点，在成品成本上的放大远不止三十个百分点。

三星也没有把这条路封死。据报道，它正在自有 2nm 上验证 NVHBM 的 base die，作为台积电产能不足时的备选。这一步既是对冲，也给谈判留了余地。

三家的位置并不一样。SK 海力士从 HBM4 起就把 base die 交给台积电以 12nm 级工艺代工，这次只是把节点往 3nm 推，合作方没有变。美光过去自产，如今已确认把 HBM4E 与 NVHBM 的 base die外包给台积电，量产目标定在 2027 年。

三星让得最多。它的标准 HBM4 今年早些时候已量产，HBM4E 正在量产验证，这两款的 base die 继续用自家 4nm，核心裸片在华城与平泽的 1c 产线生产；面向 AMD 等其他客户的定制 HBM 仍保留一站式。

这个安排说明分工是按客户拆的，不是按公司拆的。同一家存储厂，可以给英伟达用台积电的逻辑层，给别人用自家的。判断影响时若只看「三星把 base die 外包了」这一句，容易把范围放大。

台积电在 10 月 15 日的法说会上，给这层约束补了量化背景：三季度 3nm 占晶圆销售额 33%，为各节点最高；2nm 占 8%，5nm 占 28%，7nm 占 10%，7nm 及更先进制程合计占 79%。单季美元营收 467.2 亿，毛利率 66.4%。

同一场法说会上，总裁魏哲家宣布在台南再建一座 3nm 厂。按媒体报道，新厂预计 2028 年上半年量产；台南 Fab 18 另有 3nm 产线在扩，其中一个量产时点落在 2027 年上半年。排期摆在这里，说明 3nm 的紧张不是一两个季度的事。

NVHBM 的 base die 从此要和 AI 加速器、旗舰手机芯片排同一条队。瑞银预计，2027 年 HBM 需求同比增长 91% 至约 6150 亿 Gb，而存储厂新增出货约 5460 亿 Gb，缺口约一成。这是机构预测，不构成对结果的判断，但方向与 3nm 的排期一致。

把几条线并起来看，HBM 的价值分配在往逻辑层挪。过去判断这门生意的竞争位置，看的是谁有 DRAM 产能、谁爬良率更快；现在多了一条：谁能拿到先进逻辑产能，以及谁能定义 base die 的设计。

对存储厂，这等于从「卖整叠」变成「卖其中一部分」，收入结构会变，毛利率的结构也会变；外购逻辑裸片抬高单位成本，取舍在于能否换来更稳的订单与更高的性能定位。对台积电，它同时站在加速器与HBM 逻辑层的下面，位置更居中，也要承受三方同时催产能的压力。对英伟达，规则由它定，代价是内存路线与台积电的扩产节奏绑得更紧。

两处容易误读。其一，这次涉及的只是英伟达的定制线，标准 HBM 与面向其他客户的定制 HBM 没有改变，把它理解成「存储厂整体退出逻辑层」会高估影响。其二，报道尚未获得厂商公开确认，当成已签约的产能协议来读，会高估短期进度。

第一条是验证与认证进度。三家存储厂的 NVHBM 何时公布合格认证、美光能否按期在 2027 年量产台积电代工的 base die，这是最硬的确认信号。

第二条是台积电 3nm 的排期与资本开支口径。新厂量产时点、3nm 在晶圆收入中的占比变化，能反映 HBM 逻辑层到底占用了多少产能，也能反映它对其他客户的挤出程度。

第三条是三星自建路线的走向。自有 2nm 上的 NVHBM base die 验证若继续推进，说明这是双轨对冲；若中途停下，说明这次分工是结构性的。另外，英伟达在柏林举行的 GTC 大会也在本周，主题演讲安排在 21 日，会上关于内存路线的表述值得留意。

这三条都不需要预判价格，只需要看公告与法说会的口径有没有兑现。产业分工的变化通常先出现在验证进度上，后出现在财报里。